利用EPP接口協(xié)議實現(xiàn)高速數(shù)據(jù)通信

利用EPP接口協(xié)議實現(xiàn)高速數(shù)據(jù)通信

摘要：如何實現(xiàn)PC與單片機系統(tǒng)間的高速數(shù)據(jù)通信，是測量控制系統(tǒng)中經(jīng)常遇到的難題。本文系統(tǒng)地介紹利用EPP接口協(xié)議實現(xiàn)高速數(shù)據(jù)通信的原理，并從硬件、軟件兩方面給出一個應用EPP接口協(xié)議的設計實例。

前言

單片機系統(tǒng)中常常需要具備與PC機通信的功能，便于將單片機中的數(shù)據(jù)傳送到PC機中用于統(tǒng)計分析處理；有時又需要將PC機中的數(shù)據(jù)裝入單片機系統(tǒng)中，對單片機程序進行驗證和調試。目前常用的通信方式是串行通信，但傳輸速率太低，以9600bps計算，傳輸1MB至少需要10min(分鐘)以上。并行通信克服了串行通信傳輸速率低的缺點。標準并行口SPP（Standard Parallel Port）方式實現(xiàn)了由PC機向外設的單向傳輸，但實現(xiàn)PC機接收外設發(fā)送的數(shù)據(jù)則非常麻煩；而增強型并行口EPP（Enhanced Parallel Port）協(xié)議卻很好地解決了這一問題，能夠實現(xiàn)穩(wěn)定的高速數(shù)據(jù)通信。

一、EPP接口協(xié)議介紹

EPP協(xié)議最初是由Intel、Xircom、Zenith三家公司聯(lián)合提出的，于1994年在IEEE1284標準中發(fā)布。EPP協(xié)議有兩個標準：EPP1.7和EPP1.9。與傳統(tǒng)并行口Centronics標準利用軟件實現(xiàn)握手不同，EPP接口協(xié)議通過硬件自動握手，能達到500KB/s～2MB/s的通信速率。

1.EPP引腳定義

EPP引腳定義如表1所列。

表1 EPP接口引腳定義

引腳號SPP信號EPP信號方 向說 明1StrobenWrite輸出指示主機是向外設寫（低電平）還是從外設讀（高電平）2～9Data0～7Data07輸入/輸出雙向數(shù)據(jù)總線10AckInterrupt輸入下降沿向主機申請中斷11BusynWait輸入低電平表示外設準備好傳輸數(shù)據(jù)，高電平表示數(shù)傳輸完成12PaperOut/EndSpare輸入空余線13SelectSpare輸入空余線14AutofdnDStrb輸出數(shù)據(jù)選通信號，低電平有效15Error/FaultnDStrb輸入空余線16InitializeSpare輸出初始化信號，低電平有效17Selected PrinternAStrb輸出地址數(shù)據(jù)選通信號，低電平有效18～25GroundGroundGND地線

2.EPP接口時序

EPP利用硬件自動握手實現(xiàn)主機與外設之間的高速雙向數(shù)據(jù)傳輸，軟件只須對相應端口寄存器進行讀/寫操作。

（1）EPP寫操作時序如圖1所示。

CPU實現(xiàn)向外設寫數(shù)據(jù)的操作步驟如下：

①程序對EPP數(shù)據(jù)寄存器執(zhí)行寫操作；

②nWrite置低；

③CPU將有效數(shù)據(jù)送到數(shù)據(jù)總線上；

④nDStrb(nAStrb)變低（只要nWait為低）；

⑤主機等待nWait變高，確認數(shù)據(jù)發(fā)送成功；

⑥主機等待nWait變高，確認數(shù)據(jù)發(fā)送成功；

⑦EPP寫周期結束。

（2）EPP讀操作時序如圖2所示。

CPU實現(xiàn)從外設讀數(shù)據(jù)的操作步驟如下：

①程序對相應EPP端口寄存器執(zhí)行讀操作；

②nDStrb(nAStrb)置低（如果nWait為低）；

③主機等待nWait為高，確認數(shù)據(jù)發(fā)送成功；

④主機從并行口引腳讀取數(shù)據(jù)；

⑤nDStrb(nAStrb)置高；

⑥EPP讀操作周期結束。

3.EPP端口寄存器

EPP接口除了保留SPP的3個端口寄存器以外，還新增了5個端口寄存器，如表2所列。

表2

地 址端口名稱方 向基地址 0SPP數(shù)據(jù)端口寫基地址 1EPP狀態(tài)端口讀基地址 2EPP控制端口寫基地址 3EPP地址端口讀/寫基地址 4EPP地址端口讀/寫基地址 5EPP數(shù)據(jù)端口讀/寫基地口 6未定義（32位傳輸）讀/寫基地址 7未定義（32位傳輸）讀/寫

EPP狀態(tài)端口寄存器

WAITINTRUSER1USER2USER3××TMOUT

WAIT：Wait狀態(tài)位（1有效）；

INTR：中斷請求狀態(tài)位（1有效）；

USER1～USER3：用戶自定義；

TMOUT：保留（EPP1.7）超時標志位（EPP1.9）。

EPP控制端口寄存器。

××DIRIR

【利用EPP接口協(xié)議實現(xiàn)高速數(shù)據(jù)通信】相關文章：

增強并口EPP與DSP接口的設計增強并口EPP與DSP接口的設計03-18

利用FPGA實現(xiàn)MMC2107與SDRAM接口設計03-18

USB接口的高速數(shù)據(jù)采集卡的設計與實現(xiàn)03-18

基于uPSD323X的EPP增強并口的接口技術03-18

高速PCI總線接口模塊設計03-08

利用GP-IB接口和單片機系統(tǒng)實現(xiàn)光功率的自動智能檢測03-18

高速PCI總線接口卡的開發(fā)03-18

利用資源預留協(xié)議RSVP實現(xiàn)QoS03-07

基于GPRS網(wǎng)絡的數(shù)據(jù)無線傳輸實現(xiàn)接口03-19