- 相關推薦
ARM922T核ZCP320A處理器PCI總線操作
摘要：本文簡要說明了ZCP320A處理器內部集成的PCI總線接口、編程模式及工作模式，并介紹了作為主設備時如何訪問外部擴展的RTL8139 PCI網卡設備。為以后的設計者提供借鑒及應用基礎。ZCP320A采用了ARM公司的ARM922T核，ARM922T是ARM9TDMI通用處理器家族中的一員采用哈佛結構內部使用5級流水線支持32位的ARM指令系統和16位的Thumb指令系統包括兩個相互獨立的8KB 的數據和指令高速緩存，高速緩存行的長度是8個字。ARM922T 實現增強型ARM結構v4MMU以提供對指令和數據地址的轉換和訪問許可檢測。ARM922T 支持ARM調試結構協處理器以及Tracking ICE。
ZCP320A內部使用三條AHB總線連接實現功能所需的主從設備。每條AHB總線連接一個主設備和多個從設備。根據總線連接的主設備的不同，三條總線分別被命名為COREBUS（ARM9 核作為該總線的主設備）、PBUS（PCI橋作為該總線的主設備）和DBUS（DMA控制器作為該總線的主設備）。這三條總線由總線管理模塊統一進行管理。
ZCP320A集成的PCI總線接口是一個符合PCI協議2.2的總線接口。由于ZCP320A的內部總線是符合AMBA AHB協議的總線，所以在ZCP320A中設計了一個AHB-PCI的橋來實現AMBA AHB協議到PCI協議的轉換。PCI總線通過AHB-PCI橋連接到內部AHB總線。
1 PCI總線接口概述
在ZCP320A中設計了一個AHB-PCI的橋來實現AMBA AHB協議到PCI協議的轉換。PCI總線通過AHB-PCI橋連接到內部AHB總線。如圖1所示。
AHB-PCI 橋是實現AHB總線和PCI總線的協議轉換，實現AHB總線和PCI 總線之間數據交換的一個設備，AHB-PCI橋是32位的，即AHB總線和PCI總線都是32位的地址/數據總線。在CPU內部橋和兩條內部總線相連接，COREBUS 和PBUS。這兩條內部總線都符合AMBA AHB總線協議。在COREBUS上，ARM CORE 作為該總線的唯一主設備，橋則作為該總線的一個從設備。在PBUS上，橋作為該總線的唯一主設備，PCI緩沖及存儲器則作為其從設備。在CPU外部，橋則和PCI總線相連接。通過COREBUS， ARM CORE訪問橋及穿過橋訪問外部的PCI設備。外部的PCI設備則通過PCI總線訪問該橋并穿過橋到PBUS上訪問CPU的內部存儲器等資源。橋為PCI總線和內部ARM CORE及內部存儲器的通信提供了數據緩沖。ARM CORE寫數據緩沖由兩個FIFO組成，每個FIFO可容納32字節的數據和4 字節的地址。ARM CORE讀數據緩沖由一個FIFO組成，該FIFO可容納32字節的數據和4字節的地址。在另一側PCI寫數據緩沖由兩個FIFO組成，每個FIFO可容納32字節的數據和4字節的地址。PCI讀數據緩沖由一個FIFO組成，此FIFO也可容納32字節的數據和4字節的地址。當有大量數據需要進行傳輸的時候，橋上提供了DMA控制器供使用，可以大大提高數據通信效率。該DMA 控制器具有一個32字節的接收FIFO和一個32字節的發送FIFO。因此DMA在傳輸數據的時候可以實現乒乓效應，也就是說在接收的同時發送數據。
通過AHB-PCI橋，內部的ARM核可以對外部PCI設備進行訪問；同時，外部的PCI設備也可以對內部的CPU資源進行訪問。當AHB-PCI橋作為COREBUS上的從設備的時候，它從COREBUS上接收ARM發出讀/寫命令，然后在PCI總線上發起相應的傳輸，也就是說此時橋作為PCI的主設備。當外部PCI設備對AHB-PCI橋進行訪問的時候，橋作為PCI從設備接收PCI 總線上的命令，同時作為AHB主設備在PBUS上發起相應的操作以達到訪問CPU資源的目的。這就是CPU訪問外部設備和外部設備訪問CPU資源的兩條路徑。
ZCP320A的PCI橋在PCI總線仲裁方面，可以用外部的仲裁器，也可以用橋本身提供的仲裁器。設計人員可以根據需要選擇用外部的仲裁器，還是用ZCP320A的PCI橋上的仲裁器。這個選擇通過配置PCI混合控制寄存器PCI_MISC_CTL（偏移地址是0x100）的位12。如果使用外部仲裁器則將該位配置為1，而如果使用橋內部的仲裁器則將該位配置為0。橋上的PCI 仲裁器最多支持6個PCI主設備（包括ZCP320A本身）。其仲裁算法為分組輪循的優先算法。
ZCP320A提供了地址轉換功能和地址空間范圍定義功能。地址轉換包括兩個方向，一是從ARM CORE到外部PCI空間的地址轉換；二是從PCI空間到PBUS空間的轉換。地址轉換和地址空間范圍都是通過一個稱為地址窗口的機制來實現的。在從ARM CORE到外部PCI空間的方向定義了4個窗口，即窗口0/1/2/3，每個窗口由兩個寄存器來定義，窗口基地址寄存器（CBUS_BST0/1/2/3）和窗口控制寄存器（CBUS_TI0/1/2/3_CTL）。在窗口基地址寄存器中定義了該窗口在COREBUS上的基地址及該窗口的屬性（存儲器或I/O空間是否可預取，是否可對32位的任一字節進行訪問），而在窗口控制寄存器中則定義了該窗口轉換到PCI空間后的基地址，該窗口的大小及窗口使能控制和地址轉換使能控制。在從PCI 空間到PBUS空間的方向也定義了4個窗口，PCI寄存器窗口和PCI從設備窗口0/1/2。其中PCI寄存器窗口由一個寄存器（PCI_BSREG）來控制該窗口在PCI總線空間的基地址及窗口屬性，而PCI 從設備窗口0/1/2則由兩個寄存器來定義，即窗口基地址寄存器（PCI_BST0/1/2）和窗口控制寄存器（PCI_TI0/1/2）。在窗口基地址寄存器中定義了該窗口在PCI總線上的基地址及窗口屬性（存儲器或I/O空間是否可預取，是否可對32位的任一字節進行訪問），而在窗口控制寄存器中則定義了該窗口轉換到PBUS空間后的基地址及該窗口的大小窗口使能控制和地址轉換使能控制。
2 PCI總線編程模式
PCI橋上的寄存器占了4K的空間，從偏移地址0x000到0xfff。其中0x000到0x0ff
【ARM922T核ZCP320A處理器PCI總線操作】相關文章：
高速PCI總線接口模塊設計03-08
基于PCI總線的雷達視頻采集方案03-19
高速PCI總線接口卡的開發03-18
基于PCI總線的CAN卡的設計與實現03-18
PCI總線協議的FPGA實現及驅動設計03-18
如何給PCI卡選用合適的總線控制器03-18
基于VHDL的I2C總線控制核設計03-18